La maquette possède en mémoire les codages binaires du mot de
synchronisation de 24 bits A, et de son complémentaire 
.Les bits qui arrivent sont copiés dans un registre tournant de 24 bits, les
uns après les autres, et ce registre est comparé à chaque réception de
nouveau bit au mot A puis au mot B. Si le mot A est reconnu, le prochain
bit qui arrivera correspondra au début d'un mot, et le dispositif se recale
donc en conséquence afin de lire correctement les prochains mots de 8 bits.
Il se peut, aussi, que le mot B soit reconnu, ce qui signifie que le signal
effectivement reçu est le complémentaire de celui initialement transmis, et
le dispositif transforme alors le signal reçu en son complémentaire afin de
rétablir le signal numérique initial.